En comparación con otras tecnologías de visualización, las pantallas LED tienen las ventajas de autoiluminación, buen rendimiento de recuperación del color, alta frecuencia de actualización, ahorro de energía y fácil mantenimiento. El alto brillo, el empalme y el gran tamaño son los factores decisivos para el rápido crecimiento de las pantallas LED en las últimas dos décadas. En la categoría de pantallas de exterior de pantalla grande, ninguna otra tecnología puede competir con la tecnología de pantallas LED.
Sin embargo, en el pasado, también faltaron pantallas LED. Por ejemplo, la distancia entre las perlas de la lámpara empaquetada es grande y la resolución es baja, lo que no es adecuado para una observación cercana y en interiores. Para mejorar la resolución, es necesario reducir el espacio entre las perlas, pero se reduce el tamaño de las perlas de la lámpara. Aunque se puede mejorar la resolución de toda la pantalla, el costo aumentará rápidamente y el costo será demasiado alto para afectar la pantalla LED de paso pequeño. La amplia gama de aplicaciones comerciales. .
En los últimos años, con los esfuerzos de los fabricantes de chips y envases, los fabricantes de circuitos IC y los fabricantes de pantallas, el costo de los dispositivos de paquete único se ha vuelto cada vez más bajo, los dispositivos de paquete LED se han vuelto cada vez más pequeños, y el tamaño de píxeles de las pantallas de visualización se ha vuelto cada vez más bajo. hacerse cada vez más pequeños. Haciéndose cada vez más pequeño. La resolución cada vez más alta hace que las ventajas de las pantallas LED de paso pequeño en pantallas grandes de interior sean cada vez más obvias.
En la actualidad, los LED de paso pequeño se utilizan principalmente en medios publicitarios, estadios, fondos de escenario, ingeniería municipal, etc., y abren mercados de vez en cuando en los campos del transporte, la radiodifusión y el ejército. Se estima que para 2018, el mercado se acercará a los 10 mil millones. Es previsible que en los próximos años, las pantallas LED de paso pequeño ampliarán la participación de mercado de vez en cuando, exprimiendo el espacio de mercado de la retroproyección DLP. Según estimaciones del Everbright Securities Research Institute, para 2020, el pequeño espaciado L
En primer lugar, la demanda de chips LED para pantallas LED de paso pequeño
El chip LED es el centro de la pantalla LED y juega un papel vital en el desarrollo de LED de paso pequeño. Los logros actuales y el desarrollo futuro de las pantallas LED de paso pequeño dependen de los incansables esfuerzos del chip.
Por un lado, el tamaño de punto de la pantalla interior ha disminuido gradualmente de P4 en los primeros días a P1.5, y P1.0 y P0.8 están en desarrollo. En consecuencia, el tamaño de la perla de la lámpara se ha reducido de 3535, 2121 a 1010. Algunos fabricantes han desarrollado tamaños 0808 y 0606, y algunos fabricantes están desarrollando tamaños 0404.
Es bien sabido que se reduce el tamaño de las perlas de envasado, lo que inevitablemente requiere una reducción del tamaño de las virutas. En la actualidad, la apariencia de chips azul-verde ordinarios para pantallas de paso pequeño es de aproximadamente 30 milésimas de pulgada2, y las fábricas de chips locales han producido en masa chips de 25 milésimas de pulgada 2 o incluso de 20 milésimas de pulgada2.
Por otro lado, los productos externos del chip se han vuelto más pequeños y el brillo de un solo núcleo ha disminuido, y una serie de problemas que afectan la calidad de la pantalla se han vuelto prominentes.
El primero es el requisito de escala de grises. A diferencia de las pantallas exteriores, la dificultad de los requisitos de la pantalla interior no radica en el brillo, sino en la escala de grises. En la actualidad, el requisito de brillo de la pantalla grande de interior es de aproximadamente 1500 cd / m2-2000 cd / m2, el brillo de la pantalla LED de paso pequeño es generalmente de aproximadamente 600 cd / m2-800 cd / m2, y el mejor brillo para largos la visualización del término es de 100 cd. / m2-300cd / m2 más o menos.
Uno de los desafíos actuales de las pantallas LED de paso pequeño es" poca luz y poco gris." En otras palabras, la escala de grises no es suficiente con un brillo bajo. Para completar" poca luz y alto gris" ;, el plan actual en el lado del empaque es un soporte negro. Dado que el corchete negro se refleja débilmente en el chip, se requiere que el chip tenga suficiente brillo.
El segundo es mostrar el problema promedio. En comparación con las pantallas tradicionales, el tono se vuelve más pequeño, lo que causa problemas como resplandor crepuscular, oscuridad en el primer escaneo, poco enrojecimiento y poca irregularidad en la escala de grises. En la actualidad, en vista de los problemas de persistencia luminosa, primer escaneo y bajo nivel de gris, tanto el lado del paquete como el lado de control de IC han tratado de aliviar de manera efectiva estos problemas, y el problema del promedio de brillo bajo un nivel de gris bajo también se ha corregido punto por punto. . La tecnología se ha suavizado. Sin embargo, como una de las causas fundamentales del problema, se necesitan más esfuerzos en el lado del chip. En detalle, el brillo promedio es mejor con una corriente pequeña y la capacitancia parásita es mejor.
El tercero es el problema de la seguridad. El estándar actual de la industria es que el valor permitido de la tasa de inactividad del LED es una diezmilésima, lo que obviamente no es adecuado para pantallas LED de paso pequeño. Dado que la densidad de píxeles de la pantalla de paso pequeño es relativamente grande y el intervalo de observación es relativamente cercano, si hay una luz muerta en 10,000, el efecto es insoportable. En el futuro, la demanda de tasa de luz muerta se controlará en una centésima milésima o incluso una millonésima para satisfacer las necesidades de uso a largo plazo.
En términos generales, para el desarrollo de LED de paso pequeño, los requisitos de la parte del chip son: reducción de tamaño, mejora relativa del brillo, buena divergencia de brillo a pequeñas corrientes, buena divergencia de capacitancia parásita y alta confiabilidad.
En segundo lugar, el plan de procesamiento del extremo del chip.
1. Reducción de tamaño Reducción de tamaño de viruta
En el exterior, esto es una cuestión de diseño de tamaño. Parece que solo se puede solucionar diseñando un tamaño más pequeño de acuerdo con los requisitos. Pero, ¿se detendrá indefinidamente la reducción del tamaño de la viruta? La respuesta puede ser negativa. Hay varias razones para limitar la reducción del tamaño de la viruta:
(1) Restricciones al procesamiento de envases. En el proceso de envasado, hay dos factores que limitan la reducción del tamaño de la viruta. Uno es la limitación de la boquilla. El chip debe recoger el chip y el lado corto del chip debe ser más grande que el diámetro interior de la boquilla. En la actualidad, el diámetro interior de una boquilla rentable es de aproximadamente 80um. La segunda es la limitación de la unión por cable. En primer lugar, la bobina, es decir, el electrodo de chip debe ser lo suficientemente grande; de lo contrario, no se puede garantizar la fiabilidad de la unión del cable. El diámetro de electrodo más pequeño de la industria es de 45um. En segundo lugar, la distancia entre los electrodos debe ser lo suficientemente grande; de lo contrario, las uniones de dos cables inevitablemente interferirán entre sí.
(2) Limitaciones del procesamiento de chips. El procesamiento del chip también tiene dos limitaciones. Uno es la limitación de la planificación del tamaño. Además de las limitaciones del extremo del paquete mencionado anteriormente, el tamaño del electrodo y el espaciado de los electrodos, el espaciado de los electrodos y MESA, el ancho de la línea de trazo, el espaciado de la línea límite de las diferentes capas, etc.tienen sus limitaciones, las características de la corriente del chip, la capacidad del proceso SD y capacidad de procesamiento de fotolitografía. . Se ha resuelto el alcance de la restricción detallada. Generalmente, la distancia mínima entre el electrodo P y el borde del chip estará limitada a más de 14 μm.
El segundo es limitar la capacidad de corte. El proceso de empalme mecánico de corte SD + tiene limitaciones y el tamaño de la viruta puede ser demasiado pequeño para romperse. A medida que el diámetro de la oblea aumenta de 2 pulgadas a 4 pulgadas, oa 6 pulgadas en el futuro, aumenta la dificultad de cortar las hojas y aumenta el tamaño de las virutas procesadas. Tomando una película de 4 pulgadas como ejemplo, si la longitud del lado corto del chip es inferior a 90 micrones y la relación de aspecto es superior a 1,5: 1, la pérdida de rendimiento aumentará significativamente.
Basándose en las razones anteriores, el autor predice audazmente que después de que el tamaño del chip se reduzca a 17mil2, el diseño y el procesamiento del chip pueden llegar al límite. A menos que haya un gran avance en el esquema de tecnología de chips, no hay margen para la reducción.
2. Mayor brillo
La mejora del brillo es un tema permanente para los chips. La fábrica de chips optimiza y optimiza los efectos cuánticos internos mediante procedimientos epitaxiales y mejora los efectos cuánticos externos mediante ajustes en la estructura del chip.
Sin embargo, por un lado, la reducción del tamaño del chip conduce inevitablemente a una reducción del área de emisión de luz y el brillo del chip disminuye. Por otro lado, se reduce el tamaño de los puntos de las pantallas de tamaño pequeño y se reduce el requisito de brillo de un solo chip. Existe una relación complementaria entre los dos, pero hay una línea de fondo. En la actualidad, para reducir costes, el lado del chip sustrae principalmente la estructura, lo que normalmente reduce el brillo. Por lo tanto, cómo equilibrar las compensaciones es un tema al que la industria debe prestar atención.
3. Bifurcación bajo corriente baja
Compare la llamada corriente baja con la corriente de las pruebas de chip tradicionales en interiores y exteriores. Como se muestra en la figura a continuación, la curva del chip IV, los chips tradicionales de interior y exterior funcionan en el área de trabajo lineal, la corriente es muy grande. Los chips LED de paso pequeño deben funcionar en un área de trabajo no lineal cerca de 0, y la corriente es demasiado pequeña.
En el área de trabajo no lineal, el chip LED se ve afectado por el umbral de conmutación del semiconductor y la diferencia entre los chips es más obvia. Para analizar la discontinuidad del brillo y la longitud de onda de un chip a gran escala, es fácil ver que la dispersión en el área de trabajo no lineal es mucho mayor que la dispersión en el área de trabajo lineal. Este es un desafío inherente a los chips actuales.
El método para resolver este problema es optimizar la dirección de extensión primero para reducir el límite inferior del área de trabajo lineal; el segundo es la optimización de la división de chips, que distingue diferentes chips característicos.
4. Divergencia de capacitancia parasitaria
Actualmente, no existe ninguna condición en el lado del chip para medir directamente las características de capacitancia del chip. La relación entre las características de capacitancia y los elementos de medición tradicionales aún no está clara y está a la espera de que la industria resuma. La dirección de la optimización del lado del chip es un ajuste único y la otra es la mejora de la clasificación eléctrica, pero el costo es alto y no se recomienda.
5. Fiabilidad
La fiabilidad del envasado de chips se puede caracterizar por varios parámetros durante el envasado y el envejecimiento de los chips. Pero, en general, los factores que afectan la confiabilidad del chip detrás de la pantalla se concentran principalmente en ESD e IR.
ESD se refiere a la capacidad de resistir la electricidad estática. Según la industria de los circuitos integrados, más del 50% de los fallos de los chips están relacionados con ESD. Para mejorar la confiabilidad del chip, es necesario mejorar los talentos de ESD. Sin embargo, bajo la misma oblea epitaxial y la misma estructura del chip, el tamaño del chip se vuelve más pequeño, lo que inevitablemente conduce al debilitamiento de la ESD. Esto está directamente relacionado con la densidad de corriente y las características de capacitancia del chip y no se puede resistir.
IR se refiere a la fuga inversa y generalmente se mide a un voltaje inverso fijo. IR refleja el número de defectos dentro del chip. Cuanto mayor sea el valor de IR, más obvios serán los defectos internos.
Para mejorar el rendimiento de ESD e IR, se deben realizar más optimizaciones en la estructura epitaxial y la estructura del chip. En el caso del almacenamiento de chips, después de especificaciones estrictas, la ESD y los chips con un rendimiento IR débil se pueden eliminar de manera efectiva, mejorando así la confiabilidad de los chips en el chip.
Cuatro, resumen
En resumen, con el avance de la ciencia y la actualización de los tiempos, el desarrollo de la industria de las pantallas LED se ha vuelto cada vez más popular, pero el efecto industrial de la pantalla finalmente ha mejorado, y los desempleados han estado trabajando duro de vez en cuando. tiempo.
